AND combine with OR

AND combine with OR 

module top; 

wire A, B, C, D,OUT1, OUT2,OUT3;

system_clock #800 clock1(A); 

system_clock #400 clock2(B);

system_clock #200 clock3(C);

system_clock #100 clock4(D);

and a1(OUT1, A, B);

and a2(OUT2, C, D);

or a3(OUT3, OUT2, OUT1);

endmodule 

module system_clock(clk); 

parameter PERIOD=100; 

output clk; 

reg clk; 

initial clk=0; 

always 

 begin 

#(PERIOD/2) clk=~clk; 

 end 

always@(posedge clk)

 if($time>1000)$stop; 

endmodule 

心得:

這次是加分題 與同學競爭 寫出這題 最後幸運的加到分很

爽 哈哈 !!

AND Gate with ABC in put

AND Gate with ABC in put

  module top;

wire A, B, C, OUT1, OUT2;
system_clock #400 clock1(A);
system_clock #200 clock2(B);
system_clock #100 clock3(C);

and a1(OUT1, A, B);
and a2(OUT2, C, OUT1);

endmodule

module system_clock(clk);
parameter PERIOD=100;
output clk;
reg clk;

initial clk=0;

always
 begin
#(PERIOD/2) clk=~clk;
 end

always@(posedge clk)
 if($time>1000)$stop;

endmodule

心得:

這堂課第一次編輯程式進入一個新的階段

AND 邏輯閘測試

AND 邏輯閘測試 :

105/09/23  Verilog 硬體描述語言
程式結構 :

module top; 

wire A, B, OUT;
system_clock #400 clock1(A); 
system_clock #200 clock2(B);

and a1(OUT, A, B);

endmodule 

module system_clock(clk); 
parameter PERIOD=100; 
output clk; 
reg clk; 

initial clk=0; 

always 
 begin 
#(PERIOD/2) clk=~clk; 
 end 

always@(posedge clk)
 if($time>1000)$stop; 

endmodule 

Intel 架構與矽晶

Intel 摩爾定律 介紹 這項被稱為摩爾定律的見解如今已是電子產業的黃金定律與創新技術的跳板。身為共同創辦人的 Gordon Moore 打下的基礎讓 Intel 製造出更快、更小且更經濟實惠的電晶體，推動我們今日所見的工具與玩具。即使在 50 年後，摩爾定律仍在許多方面持續影響並造福我們的生活。 經濟層面影響 效能 (或稱為運算能力) 與成本是技術發展的兩個關鍵驅動因子， 若能在愈小的空間中插入愈多電晶體，處理能力和電源使用效率將會提升，使終端使用者的成本變得愈低。此項發展不僅能提升現有產業、增進產能，更透過成本低廉、威力強大的運算技術培育出全新產業。 技術層面影響 Moore 的觀察讓運算技術從當初冷門且昂貴的創投項目，變成普遍且價格合理的必需品。我們今日所知、所用的運算技術都是基於摩爾定律打下的基礎， 從網際網路到社群網站和現代資料分析等所有的創新，都是從 Moore 和他的發現直接發展而來。 社會層面影響 我們周遭價格低廉、普及的運算技術從根本改變了我們工作、娛樂和溝通的方式。摩爾定律推動了現代化城市、運輸、醫療、教育與能源生產的技術突破， 我們很難想像現在的世界如果沒有摩爾定律，將會是何種面貌。 未來藍圖 就像是現代世界的節拍器，Gordon 的預測在過去 50 年為創新與發展定調， 讓我們得以站在巨人的肩膀上催生現代化技術，包括數位化普及與個人電子裝置。 將來，摩爾定律與相關創新也將與時俱進，讓運算技術與我們的日常生活無縫整合。這種無止盡增強和交互影響的未來趨勢，讓我們清楚地看到各種挑戰與優勢： 隱私與安全方面的威脅持續存在且不容忽視， 但更聰明、更普及、能夠學習並預測需求的運算技術，長期而言能讓我們更健康、更安全，並進一步提升我們的生產力。

AMD 發展過程

AMD 產品發展過程 1982年2月，AMD與Intel簽約，成為得到許可的8086與8088製造業者和第二貨源生產商。IBM要用Intel 8088在他們的IBM PC，但是IBM當時的政策要求他們所使用的晶片至少要有兩個貨源。在同樣的安排下，AMD之後生產80286。 但是在1986年，Intel撤回了這個協定，拒絕傳達i386的技術詳情。由於PC clone市場的流行與增長，Intel可以依照自己的規格來製造CPU，而不是依照IBM規格。 AMD告Intel毀約，仲裁判AMD勝訴。但是Intel對此提出上訴。接下來，長期的法庭戰爭在1994年結束。加州最高法院判AMD勝訴，要Intel賠超過10億美元的賠償金。後來的法庭戰爭聚集在AMD是否有權利使用Intel衍生的微程式。裁決沒有明顯的偏向任何一方。在面對這個不確定的情況，AMD被迫開發「防塵室版」的Intel編碼。他們的方式是：一組工程師描述編碼的功能，另一組在沒有參考原碼的情況下，自行開發擁有同樣功能的微程式。 1991年，AMD發行Am386，Intel 80386的複製版。AMD在一年以內就銷售了100萬隻晶片。AMD接下來在1993年發行Am486。兩者都以比Intel版本更低的價格銷售。很多OEM，包括Compaq都使用Am486。由於電腦工業生產周期的縮短，逆向工程Intel產品的策略令AMD越來越難繼續生存下去。因為這意味著他們的技術將一直落在Intel的後頭。因此，他們開始開發他們自己的微處理器。

MIPS 簡介

MIPS 為 Microprocessor without Interlocked Pipeline Stages的縮寫 亦為Millions of Instructions Per Second的頭字語），是一種採取精簡指令集（RISC）的處理器架構，1981年出現，由MIPS科技公司開發並授權，廣泛被使用在許多電子產品、網路設備、個人娛樂裝置與商業裝置上。最早的MIPS架構是32位元，最新的版本已經變成64位元。

國家晶片中心 (CIC)

國家晶片中心 (CIC)

Core Technolongies 核心技術
    
為提供更完善之晶片系統設計環境與更高階層次之設計技術，國研院晶片中心規劃進行相關研究，並以建構SoC設計及驗證環境、嵌入式系統設計驗證環境、射頻及混合訊號設計環境、異質整合設計環境等為主軸，研發相關技術，再將成果分享推廣至產學研各界；研發重點包括多計畫單晶片系統（MP-SoC）、嵌入式系統設計應用平台、射頻）/類比晶片、微機電系統、系統封裝模組、CMOS影像感測器等等。

SoC設計及驗證環境

多計一畫單晶片系統 MP-SoC
　　為因應SoC與SIP相關領域之研究發展，本中心規劃建立多計畫單晶片系統（MP-SoC）之設計及驗證環境，以達資源共享與節約成本之目的。多計畫單晶片系統）是將各界多個SoC計畫設計案整合於單一系統晶片中，共用CPU、DSP Core、Memory、On-Chip Bus及DMA等元件，並將通過驗證與測試之各界設計案轉為Soft或Hard IP。此系統不僅發展多計畫單晶片系統設計驗證環境，更提供各界或跨校合作機會，分享共同研發之方法論或整合技術，讓更多學校有機會可實現SoC晶片。

嵌入式系統設計驗證環境-嵌入式系統設計應用平台
　　為協助學術界進行嵌入式軟體系統設計相關研究，建置更完善的系統設計環境，本中心將以Processor IP為核心搭配可組態化邏輯單晶片，以建立各類特殊應用的嵌入式可組態化軟硬體系統發展平台。而基於數位影音多媒體技術及其相關應用日趨活絡，本中心規劃以多媒體為導向發展嵌入式系統平台，包括數位攝影（DSC）、高解析數位錄影（DV）及數位視訊廣播（DVB）等嵌入式系統平台。未來本中心會將此嵌入式系統應用平台之相關研究成果與資料整合成共享設計資料庫及參考設計建檔上網，以提供學術界建立發展嵌入式系統設計所需之硬體平台與發展環境。

模組化FPGA教學競賽共用平台開發
　　由教育部每年所舉辦之全國大學校院積體電路設計競賽(IC-contest)，其中「大學組-可程式邏輯設計(FPGA)」組，由於兩家協辦廠商(Altera與Xilinx)所捐贈的比賽板功能無法提供多樣化且具鑑別度與深度的考題使用，另外由於兩家廠商無法提供周邊功能一致的比賽板給參與競賽的學生使用，也影響了比賽的公平性。為了解決這個多年來的問題，國家晶片系統設計中心(CIC)與教育部SIP聯盟/PAL聯盟討論決定由CIC來統籌設計一個符合臺灣學術界需要之FPGA教學暨競賽共用平台。為了讓比賽公平且達到教學暨競賽共用的目標，CIC以平台可模組化為設計主軸，將競賽與教學常用之周邊介面整合，另外也設計可方便擴充之記憶體模組， 這樣的設計可以讓不同廠商的FPGA (Altera與Xilinx)可共享相同周邊裝置，除了達到比賽公平之外，模組化的設計更提供了未來擴充的方便性。

異質整合設計環境

微機電系統
　　系統晶片設計發展除縱向增加電路系統之整合外，另一方向為橫向擴充系統晶片的異質整合。本中心規劃以微機電、系統封裝模組、生醫系統整合等技術為發展重點，建構整合異質系統基礎設計環境，並研發參考設計流程及技術，以協助產學研各界進行相關設計。而於微機電系統技術中，CMOS MEMS最能符合系統單晶片之需求，本中心除提供學校0.35μm CMOS MEMS標準製程外，亦進行CMOS材料參數萃取等研究，未來將提供相關標準元件資料庫；此外，為搭配系統單晶片整合設計環境，本中心亦規劃建立CMOS MEMS元件庫及進行0.18μm等前瞻CMOS後製程開發。

射頻及混合訊號設計環境

射頻/類比晶片
　　積體電路設計漸趨3C整合之系統晶片發展，面對多樣性之通訊系統整合需求，標準化之射頻前端晶片將無法滿足未來產品之發展趨勢；可再設計並快速驗證之RF/IP將影響系統晶片整合能力，而有別於可重覆使用之數位IP，射頻、類比IP具高度之系統架構及製程相關性，故其驗證複雜度亦相對增加。於射頻電路與系統整合研究領域，本中心規劃建立射頻前端電路系統設計、整合驗證平台及相關系統設計應用流程，同時建構完整射頻SiP與射頻系統單晶片之研發環境。而於類比晶片方面，將致力於類比IC/IP測試與設計環境之建置，搭建更便利之自動化測試環境，並將類比電路中重要的功能區塊作為設計技術範本，建立相關設計流程與測試環境。

生物及特殊應用技術設計平台
　　1.BioMEMS 製程開發
　　2.使用BioMEMS 製程技術製作生物感測器
　　3.整合感測器與類比電路的單一晶片
　　4.太空級之CMOS影像感測器開發

　　5.

在通用類比感測電路平台部份，由於感測電路具有高度客製化之特性，針對不同感測器往往需要耗費許多電路設計及測試時間，而設計出之感測電路重覆使用性又相對較低，此一現象造成感測器之驗證效率變差。因此針對不同感測電路之需求，僅修改前端之惠斯通電橋及/或前置放大器，而複雜之三角積分類比/數位轉換器則不須重新設計，便可大幅縮短電路開發時間。此一通用平台初期將著重在系統穩定度模擬及電路設計，未來將與生物感測器作異質整合之應用驗證此一流程。